FPGA的多路可控脉冲延迟系统

被引：2

作者：

程璐

郭文成

机构：

[1] 天津工业大学

来源：

单片机与嵌入式系统应用 | 2008年 / 07期

关键词：

数字方法; 模拟方法; 分辨率; 脉冲延迟; ProASIC3;

D O I：

暂无

中图分类号：

TP273 [自动控制、自动控制系统];

学科分类号：

080201 ; 0835 ;

摘要：

采用数字方法和模拟方法设计了一种最大分辨率为0.15ns级的多路脉冲延迟系统,可以实现对连续脉冲信号的高分辨率可控延迟;采用Flash FPGA克服了现有SRAM FPGA系统掉电后程序丢失的缺点,提高了系统反应速度。本系统适用于需要将输入脉冲信号进行精确延迟来产生测试或控制用的连续脉冲信号场合,具有很强的适用性。

引用

页码：41 / 42+45 +45

页数：3

共 4 条

[1]

CPLD/FPGA可编程逻辑器件应用与开发.[M].王道宪主编;.国防工业出版社.2004,

[2]

VHDL硬件描述语言与数字逻辑电路设计.[M].侯伯亨;顾新编著;.西安电子科技大学出版社.1999,

[3] 连续脉冲信号延迟线的实现 [J].