一种应用VHDL语言设计有限状态机控制器的方法

被引:5
作者
牛斌
马利
张玉奇
机构
[1] 辽宁大学信息科学与技术学院
关键词
控制器; 状态机; 时序;
D O I
暂无
中图分类号
TM571.61 [];
学科分类号
摘要
本文对利用 VHDL语言设置有限状态机控制器的过程进行系统的论述。通过对控制器控制对象的时序分析 ,抽象出控制器的行为描述 ,并划分控制器的状态。在此基础上 ,针对ADC0 80 9模数转换器的控制器进行设计 ,并通过了系统仿真和逻辑分析仪测试。从而给出了利用VHDL语言设计有限状态机控制器的一种方法
引用
收藏
页码:19 / 21
页数:3
相关论文
共 2 条
  • [1] 数字集成系统的结构化设计与高层次综合.[M].王志华;邓仰东编著;.清华大学出版社.2000,
  • [2] VHDL实用教程.[M].潘松;王国栋编著;.电子科技大学出版社.2000,