未找到相关数据
K=9卷积码的Viterbi译码算法及其FPGA实现
被引：26
作者：
胡爱群
庞康
苏杰
机构：
[1] 东南大学
来源：
关键词：
数字移动通信,差错控制,Viterbi译码,FPGA实现;
D O I：
暂无
中图分类号：
TN929.5 [移动通信];
学科分类号：
080804 [电力电子与电力传动];
摘要：
探讨了ＣＤＭＡ数字移动通信中的差错控制问题，研究用约束度Ｋ＝９的卷积编码和最大似然Ｖｉｔｅｒｂｉ译码的差错控制方案．在Ｖｉｔｅｒｂｉ译码算法中，提出了原位运算度量、保存路径转移过程和循环存取幸存路径等方法，能有效地减少存储量、降低功耗，使得Ｋ＝９的Ｖｉｔｅｒｂｉ译码算法可在以单片ＸＣ４０１０ＦＰＧＡ为主的器件上实现，其性能指标符合ＣＤ－ＭＡ数字移动通信ＩＳ９５标准要求．文中给出了实测的算法性能，讨论了ＦＰＧＡ具体实现问题．
引用
收藏
页数：8
相关论文