基于DDS+PLL技术的高频时钟发生器

被引：6

作者：

王轶

朱江

机构：

[1] 国防科技大学电子科学与工程学院

来源：

现代电子技术 | 2004年 / 14期

关键词：

直接数字频率合成; 锁相环; 相位噪声; 杂散抑制;

D O I：

暂无

中图分类号：

TN79 [数字电路];

学科分类号：

摘要：

针对直接数字频率合成 ( DDS)和集成锁相环 ( PL L )技术的特性 ,提出了一种新的 DDS激励 PL L系统频率合成时钟发生器方案。分析了频率合成系统相位噪声和杂散抑制的方法 ,介绍了主要器件 AD985 4和 ADF410 6的性能

引用

收藏

页码：1 / 3

页数：3

相关论文

共 3 条

[1] 低噪声频率合成[M]. 西安交通大学出版社 , 白居宪[著], 1995
[2] 锁相技术[M]. 西安电子科技大学出版社 , 张厥盛等编著, 1994
[3] Phase and amplitude disturbances in direct digital frequency synthesizer. Kroupa V F. IEEE International frequency control symposium . 1997