RS码译码器的VLSI设计

被引：5

作者：

方立

吕昕

邓次平

机构：

[1] 北京理工大学电子工程系

来源：

兵工学报 | 2002年 / 03期

关键词：

RS码译码器; 极高速集成电路硬件描述语言; 现场可编程逻辑阵列;

D O I：

暂无

中图分类号：

TN402 [设计];

学科分类号：

摘要：

本文主要研究RS码译码器的VLSI设计优化方法。分析RS码译码算法的原理 ,将适合计算机仿真计算的算法转换成适合硬件实现的结构 ,并对其进行优化。设计并实现在FPGA上可以工作在 10MHz时钟频率下的单周期硬件译码器。

引用

收藏

页码：422 / 425

页数：4

相关论文

共 2 条

[1]

Cyclic Decoding Procedures for Bose-Chaudhuri-Hocquenghem Code. Chien R T. IEEE Transactions on Information Theory . 1964

[2]

Solution of vandermonde systems of equations. Bjorck A,Pereyra P. Mathematics of Computation . 1970