学术探索
学术期刊
新闻热点
数据分析
智能评审
立即登录
常数除法器的设计及其BIST实现
被引:5
作者
:
论文数:
引用数:
h-index:
机构:
丁保延
论文数:
引用数:
h-index:
机构:
章倩苓
机构
:
[1]
复旦大学专用集成电路与系统国家重点实验室!上海
来源
:
半导体学报
|
2000年
/ 05期
关键词
:
常数除法器;
内建自测试;
数字音频解压;
D O I
:
暂无
中图分类号
:
TP342.22 [];
学科分类号
:
摘要
:
针对 MPEG音频、AC- 3宽带音频数据压缩标准的解码过程中的要求 ,扩展了已报道的常数除法算法 [1] ,使之适于特定应用场合 .设计实现了除数为一组常数的常数除法器 .该常数除法器使用规整的单元阵列结构构成运算的主要部分 ,不仅相当节省硅片面积 ,适于 VLSI实现需要 ,而且易于扩展 .同时针对测试和实际应用的要求 ,设计了内建自测试电路 ,使之便于嵌入整个系统 .
引用
收藏
页码:491 / 495
页数:5
相关论文
未找到相关数据
未找到相关数据