基于FPGA的多端口存储控制器设计

被引：15

作者：

张阳 ^{[1
]}

王中阳 ^{[2
]}

王红胜 ^{[1
]}

向凯全 ^{[1
]}

机构：

[1] 军械工程学院计算机工程系

[2] 部队

来源：

关键词：

DDR2 SDRAM; FPGA; 存储控制器; 仲裁器; 译码器;

D O I：

暂无

中图分类号：

TN791 [];

学科分类号：

摘要：

由于FPGA内部存储资源有限,通常需要使用外部扩展存储器,针对目前广泛应用的DDR2 SDRAM存储器,采用模块化方法设计了多端口存储控制器,详细介绍了控制器、仲裁器、译码器等关键模块的设计,并在开发板上进行了实现和测试,实验结果表明其有效带宽可达2.6 GB/s。

引用

页码：401 / 405

页数：5