基于FPGA设计的高帧频电视高速图象预处理器

被引：2

作者：

单承建

张启衡

机构：

[1] 中国科学院光电技术研究所!成都

[2] 不详

来源：

光电工程 | 1998年 / S1期

关键词：

电视跟踪系统; 图象处理器; 图象预处理; 门阵列; 图象分割;

D O I：

暂无

中图分类号：

TN944 [电视扫描系统];

学科分类号：

摘要：

针对高帧频电视系统的特点 ,应用现场可编程门阵列 (FPGA)构造高速图象预处理器 ,完成数字电视的自适应阈值的实时计算 ,进而实现高帧频电视系统全视场快速搜索与在线数字图象分割。仿真和实验结果证明是可行的。

引用

收藏

页码：132 / 135

页数：4

相关论文

共 2 条

[1]

数字图象处理.[M].周新伦等编;.国防工业出版社.1986,

[2]

信号检测与估计.[M].许树声编著.国防工业出版社.1985,