学术探索
学术期刊
学术作者
新闻热点
数据分析
智能评审
UART的Verilog HDL实现及计算机辅助调试
被引:7
作者
:
论文数:
引用数:
h-index:
机构:
张若岚
杨南生
论文数:
0
引用数:
0
h-index:
0
机构:
西安电子科技大学技术物理系
杨南生
机构
:
[1]
西安电子科技大学技术物理系
[2]
昆明物理研究所第一研究室
来源
:
电子产品世界
|
2002年
/ Z1期
关键词
:
UART;
RS-232;
VerilogHDL;
FPGA;
CPLD;
D O I
:
暂无
中图分类号
:
TP391.76 [];
学科分类号
:
摘要
:
由于异步串行通信要求的传输线少,可靠性高,传输距离远,所以系统间互联常采用RS-232接口方式。 通常,RS-232接口均采用硬件(UART专用芯片)方式来实现,本文介绍了如何用可编程器件(CPLD或FPGA)通过设计Verilog HDL语言来实现UART,以及如何通过计算机来进行调试,为RS-232 接口提供了一种新的解决方案。
引用
收藏
页码:102 / 104
页数:3
相关论文
未找到相关数据
未找到相关数据