跳频系统中Turbo码译码器的FPGA实现

被引：3

作者：

罗常青

安建平

沈业兵

机构：

[1] 北京理工大学信息科学技术学院电子工程系

来源：

北京理工大学学报 | 2007年 / 01期

基金：

北京市自然科学基金;

关键词：

跳频系统; Turbo译码器; FPGA; 部分频带噪声干扰;

D O I：

10.15918/j.tbit1001-0645.2007.01.016

中图分类号：

TN914.41 [跳频通信]; TN764 [解码器];

学科分类号：

0810 ; 081001 ; 080902 ;

摘要：

给出了跳频系统中Turbo码译码器的FPGA(field programmable gate array)实现方案.译码器采用了Max-Log-Map译码算法和模块化的设计方法,可以对不同帧长的Turbo码进行译码.在Xilinx公司的FPGA芯片xc3s2000-4fg676上实现了帧长可变的Turbo译码器.在帧长为1 024 bit、迭代5次条件下,该译码器时延为0.812 ms,数据吞吐量为1.261 Mbit/s.分别在高斯白噪声和部分频带噪声干扰两种信道环境中测试该Turbo码译码器的误码率性能,在部分频带噪声干扰中使用了AGC(自动增益控制),结果表明,AGC有效提高了译码器在部分频带噪声干扰下的性能.

引用

页码：63 / 67

页数：5