未找到相关数据
高速PCB设计中的时序分析及仿真策略
被引：10
作者：
秦洪密
李军
朱顺临
吴效明
机构：
[1] 深圳市中兴通讯股份有限公司南京研发中心网络事业部
[2] 华南理工大学
来源：
关键词：
公共时钟同步;
源同步;
信号完整性;
时序;
仿真;
D O I：
10.16157/j.issn.0258-7998.2003.08.020
中图分类号：
TN702 [设计、分析、计算];
学科分类号：
摘要：
详细讨论了在高速PCB设计中最常见的公共时钟同步(COMMONCLOCK)和源同步(SOURCESYNCHRONOUS)电路的时序分析方法,并结合宽带网交换机设计实例在CADENCE仿真软件平台上进行了信号完整性仿真及时序仿真,得出用于指导PCB布局、布线约束规则的过程及思路。实践证实,在高速设计中进行正确的时序分析及仿真对保证高速PCB设计的质量和速度十分必要。
引用
收藏
页码：58 / 61
页数：4
相关论文