基于SoPC的嵌入式数字频率计设计与实现

设计基于SoPC技术的嵌入式数字频率计实现方案。该方案以Altera公司的EP1C6芯片作为设计载体,将IP软核、NiosⅡCPU等功能模块嵌入其中,采用硬件语言描述、参数选择配置、功能裁剪定制等多种设计方式和软硬件协同开发手段,在单片FPGA上构建了整个测频系统硬件,具有精度高、功耗小、成本低、体小便携、工作可靠、开发效率高等特点,是嵌入式应用系统设计的一次有益尝试。文中详细阐述了利用集成开发平台QuartusⅡ进行系统硬件设计和软件调试的思路与过程。