一种新型快速全数字锁相环的研究

被引:19
作者
单长虹
邓国扬
机构
[1] 南华大学电气工程学院
关键词
全数字锁相环; VHDL; 仿真; 片上系统;
D O I
10.16182/j.cnki.joss.2003.04.037
中图分类号
TN911 [通信理论];
学科分类号
081002 ;
摘要
提出了一种具有自动变模控制的快速全数字锁相环。该系统利用鉴相器的输出信号进行快捕区、慢捕区和锁定区的切换,并通过对数字环路滤波器的模数进行自动调节,来实现对环路带宽的实时控制。它能够有效地克服环路捕捉时间与抗噪声性能的矛盾。具有同步建立时间短、抗干扰能力强、静态相差小和易于集成等特点。该文介绍了该锁相环的原理和实现,并对其性能进行了分析和计算机仿真。
引用
收藏
页码:581 / 583
页数:3
相关论文
共 6 条
[1]   一种级联结构的高阶全数字锁相环 [J].
史富强 ;
林孝康 ;
冯重熙 .
电子科学学刊, 1999, (05) :640-645
[2]   一种新型高速数字锁相环的研究 [J].
张振川 ;
王越先 ;
赖伟 .
电讯技术, 1992, (03) :19-24
[3]   一种快速全数字锁相环 [J].
曾黄麟 .
电讯技术, 1988, (05) :6-9
[4]  
可编程ASIC设计及应用.[M].李广军;孟宪元编著;.电子科技大学出版社.2000,
[5]  
锁相技术.[M].张厥盛等编著;.西安电子科技大学出版社.1994,
[6]  
数字锁相环路原理与应用.[M].胡华春;石玉编著;.上海科学技术出版社.1990,