CRC循环冗余校验码并行算法的FPGA实现

被引：8

作者：

石林艳

罗汉文

机构：

[1] 上海交通大学电子工程系

来源：

有线电视技术 | 2005年 / 08期

关键词：

CRC; 差错控制编码; 实时处理; 并行处理; 生成多项式; 最小码距;

D O I：

10.16045/j.cnki.catvtec.2005.08.014

中图分类号：

TN911.2 [信息论];

学科分类号：

070104 ; 081101 ;

摘要：

CRC循环冗余校验是数字数据通信中最常用的差错控制编码方法之一。在多种通信协议的帧结构中有一个16位或32位的FCS(FrameCheckSequence),就是利用CRC编码保证数据帧的无误传输。本文阐述了CRC循环冗余校验码基本原理,根据实际系统需要,建立了并行处理算法的数学模型,并且在FPGA芯片中实现了该并行算法。

引用

页码：60 / 63

页数：4