基于FPGA的全数字锁相环路的设计

被引：26

作者：

单长虹

孟宪元

机构：

[1] 衡阳南华大学电气工程学院!()

[2] 清华大学电子工程系!()

来源：

电子技术应用 | 2001年 / 09期

关键词：

VHDL语言; 全数字锁相环路(DPLL); 片上系统(SOC); FPGA;

D O I：

10.16157/j.issn.0258-7998.2001.09.019

中图分类号：

TN911.8 [相位锁定、锁相技术];

学科分类号：

摘要：

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA予以实现。

引用

收藏

页码：58 / 60

页数：3

相关论文

共 2 条

[1] 可编程ASIC设计及应用[M]. 电子科技大学出版社 , 李广军, 2000
[2] 数字锁相环路原理与应用[M]. 上海科学技术出版社 , 胡华春, 1990