Moore型有限状态机的VHDL设计与资源利用研究

被引：8

作者：

吴蓉

机构：

[1] 兰州铁道学院信息与电气工程学院甘肃兰州

来源：

兰州铁道学院学报 | 2003年 / 01期

关键词：

EDA; VHDL; Moore型; 有限状态机;

D O I：

暂无

中图分类号：

TN702 [设计、分析、计算];

学科分类号：

080902 ;

摘要：

根据Moore型有限状态机的原理,对内存控制器的设计提出了普通型、时钟同步输出信号型和直接把状态作为输出信号型(Outputs=states)三种VHDL设计方法,并从消除"毛刺",提高资源利用率和速度等方面对三种方法进行了比较.通过开发工具Max+plusⅡ的编译和功能仿真,验证了方法的合理性和通用性.

引用

页码：90 / 93

页数：4

共 6 条

[1] VHDL设计MOORE型有限状态机时速度问题的探讨 [J].

朱小莉 ;

陈迪平 ;

王镇道 .

半导体技术, 2002, (04) :48-51

[2]

CPLD系统设计技术入门与应用.[M].黄正谨等编著;.电子工业出版社.2002,

[3]

EDA技术实用教程.[M].潘松;黄继业编著;.科学出版社.2002,

[4]

用VHDL设计电子线路.[M].()StefanSjoholm;()LennartLindh著;边计年;薛宏熙译;.清华大学出版社.2000,

[5]

电子设计自动化 (EDA) 教程.[M].王锁萍主编;.电子科技大学出版社.2000,

[6]

数字电子技术基础.[M].清华大学电子学教研组编;阎石主编;.高等教育出版社.1998,

← 1 →