共 1 条
[1]
On-chip ESD protection design for integrated circuits:an overview for IC Designers. Wang A,Feng HG,Gong K,et al. Microelectronics Journal . 2001
高性能集成电路在片ESD保护设计与评价
被引：3
作者：
于宗光
机构：
来源：
关键词：
静电泄漏;
集成电路;
ESD;
HDM;
MM;
CDM;
D O I：
10.16257/j.cnki.1681-1070.2002.03.014
中图分类号：
TN402 [设计];
学科分类号：
080903 ;
1401 ;
摘要：
本文详细介绍了在片静电泄漏(ESD)保护设计的各种技术,包括 ESD 测试模式,ESD 失效机理,ESD 保护结构,ESD 器件模拟,ESD 模拟,ESD 版图设计,ESD 与内部电路的接口等,并给出了 ESD 设计检查清单。
引用
收藏
页码：34 / 44
页数：11
相关论文