900MHz CMOS锁相环/频率综合器(英文)

被引：4

作者：

赵晖

任俊彦

章倩苓

机构：

[1] 复旦大学专用集成电路与系统国家重点实验室,复旦大学专用集成电路与系统国家重点实验室,复旦大学专用集成电路与系统国家重点实验室上海,上海,上海

来源：

半导体学报 | 2003年 / 12期

关键词：

锁相环; 电荷泵; 滤波器; 多模频率除法器;

D O I：

暂无

中图分类号：

TN43 [半导体集成电路（固体电路）];

学科分类号：

摘要：

给出了一个 90 0 MHz CMOS锁相环 /频率综合器的设计 ,设计中采用了电流可变电荷泵及具有初始化电路的环路滤波器 .电荷泵电流对温度与电源电压变化的影响不敏感 ,同时电流的大小可通过外部控制信号进行切换控制而改变 .因此 ,锁相环的特性 ,诸如环路带宽等 ,也可通过电流的改变而改变 .采用具有初始化电路的环路滤波器可提高锁相环的启动速度 .另外采用了多模频率除法器以实现频率合成的功能 .该电路采用 0 .18μm、1.8V、1P6 M标准数字 CMOS工艺实现 .

引用

页码：1244 / 1249

页数：6

共 10 条

[1]

Analysis of a charge-pump PLL: a new model. Van Paemel M. IEEE Transactions on Communications . 1994

[2]

Frequency synthesizer design handbook. Crawford J A. . 1994

[3]

Wireless CMOS frequency synthesizer design. Craninckx J,Steyaert M S J. . 1998

[4]

A 1. 75GHz 3V dual -modulus divide-by-128 129 prescaler in 0. 7 m CMOS. Craninckx J,Steyaert M. IEEE Journal of Solid State Circuits . 1996

[5]

A 320MHz,1. 5mW@1. 35V CMOS PLL for microprocessor clock generation. Von Kaenel V,Aebischer D,Piguet C,et al. IEEE Journal of Solid State Circuits . 1996

[6]

High-speed architecture for a programmable frequency divider and a dual -modulus prescaler. Larsson P. IEEE Journal of Solid State Circuits . 1996

[7]

The design of a CMOS current -adjustable charge-pump circuit insensitive to power supply and temperature. Zhao Hui,Xu Donglin,Pan Sha,et al. The Chinese Journal . 2003

[8]

CMOS high-speed dual -modulus frequency divider for RF frequency synthesis. Foroudi N,Kwasniewski T A. IEEE Journal of Solid State Circuits . 1995

[9]

Phase-locked loop circuit design. Wolaver D H. . 1991

[10]

Charge-pump phase-lock loops. Gardner F M. IEEE Transactions on Communications . 1980

← 1 →