共 3 条
[1]
[2]
[3]
FIFO在多级滤波图像处理ASIC芯片中的设计应用
被引：8
作者：
陈朝阳
洪功存
沈绪榜
郑兆青
机构：
[1] 华中科技大学图像信息处理与智能控制教育部重点实验室集成电路设计中心,华中科技大学图像信息处理与智能控制教育部重点实验室集成电路设计中心,华中科技大学图像信息处理与智能控制教育部重点实验室集成电路设计中心,华中科技大学图像信息处理与智能控制教育部重点实验室集成电路设计中心湖北武汉,湖北武汉,湖北武汉西安微电子研究所,陕西西安,湖北武汉
来源：
基金：
国家自然科学基金重点项目;
关键词：
FIFO;
多级滤波;
图像处理;
存储器;
芯片;
D O I：
暂无
中图分类号：
TN402 [设计];
学科分类号：
140102 [集成电路设计与设计自动化];
摘要：
描述了多级滤波图像处理ASIC芯片的体系结构,针对该芯片的数据缓冲存储问题,通过控制模块对一个输入FIFO和三个输出FIFO的协调控制,高效地实现了多路数据的实时处理和传输。结合应用要求,一个异步FIFO对输入数据缓冲存储,使快速数据通道与慢速数据输入相匹配;三个同步FIFO,分别对应单级1×3、两级1×3级联(相当于1×5)和三级1×3级联(相当于1×7)滤波模板的图像数据输出缓存,分时复用一路输出总线。仿真结果表明设计是正确且有效的。
引用
收藏
页码：348 / 351
页数：4
相关论文