MIPS系统中北桥的FPGA设计

被引:7
作者
武杰
乔崇
张俊杰
杜学峰
唐世悦
张万生
王砚方
机构
[1] 中国科学技术大学快电子实验室
[2] 中国科学技术大学快电子实验室 安徽合肥
[3] 安徽合肥
关键词
MIPS; 北桥; Wishbone总线; 总线仲裁;
D O I
暂无
中图分类号
TP331 [基本电路];
学科分类号
081201 ;
摘要
介绍了一个用 FPGA开发的用于 MIPS系统的北桥设计 ,主要包括北桥的结构框架、设计思想和技术特点等内容 ,并结合同类型的国外产品进行了性能上的比较和测试 ,得出的结论是此设计的大部分指标均达到或超过同类产品
引用
收藏
页码:2028 / 2031
页数:4
相关论文
共 2 条
[1]   多机系统中的总线仲裁技术 [J].
柳瑞恒 .
计算机工程, 1994, (06) :49-53
[2]  
Two-dimensional round-robin schedulers for packet switches with multiple input queues[J] . Richard O. LaMaire,Dimitrios N. Serpanos.IEEE/ACM Transactions on Networking (TON) . 1994 (5)