有限状态机的Verilog设计与研究

被引：16

作者：

俞莉琼

付宇卓

机构：

[1] 上海交通大学微电子学院

来源：

关键词：

Verilog; 有限状态机; 综合; 状态编码;

D O I：

10.19304/j.cnki.issn1000-7180.2004.11.040

中图分类号：

TN702 [设计、分析、计算];

学科分类号：

摘要：

本文研究了用Verilog实现有限状态机的各种不同的编码方式和描述风格,并从综合、毛刺、面积、速度这几方面研究了不同实现方式的利弊。最后,以SoC芯片中DMAArbitor有限状态机为例,我们用DesignComplier(DC)对七种设计进行了综合,并分析了综合后的面积和时延信息。

引用

页码：146 / 148+157 +157

页数：4