基于FPGA的高速数据采集系统的设计

被引：27

作者：

朴现磊

熊继军

沈三民

机构：

[1] 中北大学电子测试技术国家重点实验室

来源：

微计算机信息 | 2008年 / 02期

基金：

国家自然科学基金重点项目;

关键词：

FPGA; 数据采集; VHDL语言;

D O I：

暂无

中图分类号：

TP274.2 [];

学科分类号：

0804 ; 080401 ; 080402 ; 081002 ; 0835 ;

摘要：

本文介绍了以FPGA为核心逻辑控制模块的高速数据采集系统。设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程。FPGA模块设计使用VHDL语言,在XilinxISE中实现软件设计和完成仿真。整个采集系统不但可实现24路最大工作频率为500kHz的模拟信号采集,而且还能完成1路系统内部信号的采集以达到自校验功能。

引用

页码：209 / 211

页数：3