基于FPGA的双DDS任意波发生器设计与杂散噪声抑制方法

被引：78

作者：

邓耀华 ^{[1
,2
]}

吴黎明 ^{[1
]}

张力锴 ^{[1
]}

李业华 ^{[1
]}

机构：

[1] 广东工业大学信息工程学院

[2] 华南理工大学机械与汽车工程学院

来源：

仪器仪表学报 | 2009年 / 30卷 / 11期

基金：

广东省科技计划;

关键词：

任意波发生器; SOPC; 双DDS; 相位截断; 高阶滤波器; 幅频校正;

D O I：

10.19650/j.cnki.cjsi.2009.11.004

中图分类号：

TN74 [频率合成技术、频率合成器];

学科分类号：

摘要：

研究基于DDS(直接数字频率合成)的任意波信号产生的机理,在FPGA内嵌SOPC,配置了32位的软微处理器NiosII,利用FPGA实现双DDS的相位累加器,通过数字方法直接实现任意波形的各种频率调制。分析了高速相位累加器截断误差,幅度量化误差和D/A非线性引起的杂散分量产生的原因。推导出DDS相位噪声模型,针对信号的频谱成份设计了高阶低通滤波器对输出信号滤波。结合NiosII,设计硬件电路对输出信号进行幅频校正,保证了信号幅值的稳定输出及实际显示数值的一致性。测试表明,信号波形发生器能输出稳定、高带宽、高速度、高精度、低衰减的任意波形,三角波的输出频率大于1MHz,输出信号幅度峰峰值在50mV～20V范围内以10mV的步进调节。

引用

页码：2255 / 2261

页数：7

共 9 条

[1] 一种有效的DDS相位截断杂散抑制方法 [J].