一种高速直接数字频率合成器及其FPGA实现

被引：6

作者：

唐长文

闵昊

机构：

[1] 复旦大学专用集成电路与系统国家实验室

来源：

微电子学 | 2001年 / 06期

关键词：

数字频率合成器; 锁相环; 现场可编程逻辑阵列; 查找表; 只读存储器;

D O I：

暂无

中图分类号：

TN742.1 [数字式];

学科分类号：

摘要：

介绍了一种用于 QAM调制和解调的直接数字频率合成器 ,该电路同时输出 1 0位正弦和余弦两种波形 ,系统时钟频率为 5 0 MHz,信号的谐波小于 - 72 d B。输出信号的范围为 DC到 2 5MHz,信号频率步长为 0 .0 1 1 6Hz,相应的转换速度为 2 0 ns,建立时间延迟为 4个时钟。直接数字合成器 ( DDFS)采用一种有效查找表的方式生成正弦函数 ,为了降低 ROM的大小 ,采用了 1 /8正弦波形函数压缩算法。直接数字频率合成器的数字部分由 Xilinx FPGA实现 ,最后通过数模转换器输出

引用

页码：451 / 454

页数：4

共 5 条

[1] Tan K,Samueli H.A 200 MHz quadrature digital synthesizer mixer in 0. 8- m CMOS. IEEE Journal of Solid State Circuits . 1995
[2] Tierney J,Rader C M,Gold B.A digital frequency synthesizer. IEEE Transactions on Speech and Audio Processing . 1971
[3] Nicholas H T,Samueli H.A 150 MHz direct digital frequency synthesizer in 1. 25- m CMOS with-90dBc spurious performance. IEEE Journal of Solid State Circuits . 1991
[4] Vankka,Waltari M,Kosunen M,et al.A direct digital synthesizer with an on-chip D A-converter. IEEE Journal of Solid State Circuits . 1998
[5] Sutherland D A,Strauch R A,Wharfield S S,et,al.CMOS SOS frequency synthesizer LSI circuit for spectrum communications. IEEE Journal of Solid State Circuits . 1984

← 1 →