学术探索
学术期刊
新闻热点
数据分析
智能评审
立即登录
H.264/AVC硬件解码器设计及其验证策略
被引:2
作者
:
石磊
论文数:
0
引用数:
0
h-index:
0
机构:
同济大学超大规模集成电路研究所
石磊
论文数:
引用数:
h-index:
机构:
林涛
论文数:
引用数:
h-index:
机构:
焦孟草
机构
:
[1]
同济大学超大规模集成电路研究所
来源
:
微电子学
|
2006年
/ 01期
关键词
:
H.264/AVC;
专用集成电路;
解码器;
FPGA;
验证;
D O I
:
暂无
中图分类号
:
TN764 [解码器];
学科分类号
:
080902 ;
摘要
:
提出了一种H.264/AVC硬件解码器的SOC/ASIC设计方案,并在实现电路的基础上,重点分析了基于文中的硬件设计方案的验证策略。该设计方案已经在基于FPGA的验证平台上通过功能原型验证,结果证明,这是一个完全可行的H.264/AVC硬件解码设计方案。
引用
收藏
页码:16 / 18+26 +26
页数:4
相关论文
未找到相关数据
未找到相关数据