DLL在FPGA时钟设计中的应用

被引：3

作者：

陈燕

周东辉

朱晓荣

机构：

[1] 中国海洋大学信息科学与工程学院

[2] 中国海洋大学信息科学与工程学院山东青岛

[3] 山东青岛

来源：

青岛大学学报(工程技术版) | 2004年 / 04期

关键词：

时钟; 现场可编程门阵列; 延迟锁相环;

D O I：

10.13306/j.1006-9798.2004.04.018

中图分类号：

TN79 [数字电路];

学科分类号：

080902 ;

摘要：

在ISE集成开发环境中 ,用硬件描述语言对FPGA的内部资源DLL等直接例化 ,实现其消除时钟的相位偏差、倍频和分频的功能。时钟电路是FPGA开发板设计中的重要组成部分 ,若超过 5 0MHz就要考虑传输线和信号的完整性问题 ,利用DLL实现外部时钟的片内管理 ,可简化外部时钟电路和PCB板的设计。

引用

页码：90 / 93

页数：4