1553B总线协议IP核设计与实现

被引：9

作者：

周密

金惠华

尚利宏

李化云

机构：

[1] 北京航空航天大学教研室

来源：

电子器件 | 2007年 / 01期

关键词：

1553B总线; IP核; 容错; FPGA;

D O I：

暂无

中图分类号：

TP336 [总线、通道];

学科分类号：

摘要：

介绍了自主知识产权的1553B总线IP核的系统结构、实现方法与容错设计.IP核使用Verilog语言设计,可在10万等效门以上的现场可编程逻辑芯片上实现.其他自行研制的1553B解决方案均建立在嵌入式处理器或DSP基础上,其协议芯片仅完成数据链路层功能.本IP核不但可进行数据链路层操作,而且一经配置即可完成大部分传输层工作,并具备内建自检测能力.在实验系统中可无缝替换Aeroflex/UTMC的UT1553BBCRTM商用芯片.

引用

页码：334 / 338

页数：5

共 7 条

[1] 基于VxWorks的1553-pc104卡驱动程序的开发
张晓斌
杨伟
郑先成
[J]. 微处理机, 2005, (04) : 39 - 41
[2] 1553总线BC/BBC配置下总线管理软件的研究与实现
颜猛
蒋轩祥
[J]. 微电子学与计算机, 2003, (01) : 20 - 22+10
[3] 用BU-61580实现微处理器到1553总线的连接
张浩
叶卫东
祁麟
[J]. 测控技术, 2000, (05) : 58 - 59
[4] 一种用于ISA总线计算机1553B接口模块的设计
张文喜
彭刚锋
[J]. 航空计算技术, 1999, (01) : 28 - 32
[5] A20MHz Low Pow-er CMOS ASICfor a1553Bus Interface Unit .2 Dawalt S,Ossa L.E,Siferd R,Yeazel S. ASIC Con-ference and Exhibit,1991.Proceedings.Fourth Annual IEEEInternational . 1991
[6] Proceedings
[C]. : 3
[7] VHDLI mplementation of a Bidirec-tional Interface for3ATI Avionic Sub-Systems .2 Mahdian,P,Griebling M. Digital A-vionics Systems Conference,2004 DASC04.The23rd . 2004

← 1 →