Matlab/Simulink到VHDL代码的转换研究及其实验配置

被引：4

作者：

彭滋霖

阳春华

机构：

[1] 中南大学信息科学与工程学院

来源：

现代电子技术 | 2007年 / 04期

关键词：

硬件描述语言; System Generator; DSP Builder; 乘法器;

D O I：

10.16652/j.issn.1004-373x.2007.04.064

中图分类号：

TN402 [设计];

学科分类号：

摘要：

讨论了由Matlab/Simulink生成VHDL代码的原理。详细论述了从Simulink模型顶层系统设计I、P核配置到到VHDL语言自动转换、综合、适配与时序仿真的结构与流程。介绍了利用Xilinx的System Generator及Altera的DSPBuilder将Simulink模型转换为VHDL代码的方法,对算法实现过程中需注意的问题进行了说明。提出了基于最新版本的完整实验室软硬件配置方案。利用Xilinx Blockset的Mcode模块设计一个带延迟的复数乘法器并进行了软硬件的仿真测试。

引用

页码：186 / 188+191 +191

页数：4