分布式同步的GALS片上网络及其接口设计

被引：6

作者：

林世俊

张凡

金德鹏

曾烈光

机构：

[1] 清华大学电子工程系微波与数字通信技术国家重点实验室

来源：

清华大学学报(自然科学版) | 2008年 / 01期

关键词：

片上网络; 分布式同步; 全局异步局部同步;

D O I：

10.16511/j.cnki.qhdxxb.2008.01.013

中图分类号：

TN402 [设计];

学科分类号：

摘要：

为了降低数据的传输延迟,提出了一种分布式同步方式实现全局异步局部同步(GALS)片上系统。该方式通过引入时钟来实现相邻网络节点之间的数据传输,使数据传输最小延迟由原来无时钟通信方式的4个线延迟减少到1个线延迟,大大降低了数据传输延迟。同时设计了支持该方式的跨时钟域接口。该接口不仅支持多路数据在同一物理链路中传输,而且允许在每个传输周期动态分配各路数据的带宽。仿真结果表明:支持4通道和16位宽数据的接口总共占用722个ALUT(adaptive look-up table)和支持204.5 MHz的时钟速率,占用较少面积和支持较高的时钟速率。

引用

页码：32 / 35+38 +38

页数：5

共 9 条

[1]

Prototyping globallyasynchronous locally synchronous circuits on commercialsynchronous FPGAs. Najibi M,Saleh K,Naderi M,et al. Rapid System Prototyping . 2005

[2]

The network-on-chip paradigm inpractice and research. Ivanov A,De Micheli G. Design&Test of Computers . 2005

[3]

Self-timed ringfor globally-asynchronous locally-synchronous systems. Villiger T,Kaslin H,Gurkaynak F K,et al. Asynchronous Circuits and Systems . 2003

[4]

An approach that will NoC your SoCs off!. Saleh R. Design&Test of Computers . 2005

[5]

Design,synthesis,and test of networks on chips. Pande P P,Grecu C,Ivanov A,et al. Design&Test ofComputers . 2005

[6]

On-chip networks. Gupta R. Design&Test ofComputers . 2005

[7]

Anasynchronous router for multiple service levels networks onchip. Rostislav D,Vishnyakov V,Friedman E,et al. Asynchronous Circuits and Systems . 2005

[8]

Practical design ofglobally-asynchronous locally-synchronous systems. Muttersbach J,Villiger T,Fichtner W. Advanced Research in Asynchronous Circuits and Systems . 2000

[9]

Selfcalibrating clocks for globally asynchronous locallysynchronous systems. Moore S W,Taylor G S,Cunningham P A,et al. Computer Design Proceedings . 2000

← 1 →