FFT处理器的算术测试与可测性设计

被引：6

作者：

肖继学

陈光

谢永乐

机构：

[1] 电子科技大学自动化学院

来源：

仪器仪表学报 | 2007年 / 04期

关键词：

FFT; 可测性设计; 失效;

D O I：

10.19650/j.cnki.cjsi.2007.04.015

中图分类号：

TN911.7 [信号处理];

学科分类号：

0711 ; 080401 ; 080402 ;

摘要：

针对快速傅里叶变换处理器,本文提出了一种有效的可测性设计及其测试方案。测试时,该方案将处理器中的寄存器作为扫描链提高了其可控性,利用其中的加法器作为测试生成,生成的测试矢量能侦测处理器每个基本组成单元内部的任意组合失效。由于处理器中一些加法器、寄存器的再利用,以及电路结构的规则性,因而只需最少的额外硬件、面积开销即可真速、并行地实施该测试方案而不会降低电路性能。

引用

页码：657 / 662

页数：6

共 9 条

[1]

Asymmetric digital subscriber line:Interim technology for the next forty years. MAXWELL K. IEEE Transactions on Communications Magazine . 1996

[2]

Easily testable and fault-tolerant FFT butterfly networks. LI J F,LU S K,HUANG S Y,et al. IEEE Transac-tions on Circuits and Systems . 2000

[3]

MPEG digital audio coding. NOLL P. IEEE Transactions on Signal Processing Magazine . 1997

[4]

A fault-tolerant FFTprocessor. CHOI Y H,MALEK M. IEEE Transactions on Computers . 1988

[5]

Computer arithmetic algorithms. KOREN I. . 1993

[6]

An algorithm for the ma-chine calculation of complex Fourier series. COOLEY J W,TUKEY J W. Mathematics of Computation . 1965

[7]

Arithmetic additivegenerators of pseudo-exhaustive test patterns. GUPTA S,RAJSKI J,TYSZER J. IEEE Transactions on Computers . 1996

[8]

Sign/logarithm arithmetic for FFT implementation. SWARTZLANDER E E. IEEE Transactions on Computers . 1983

[9]

Design and analysis of fault tolerance digital systems. JOHNSON B W. . 1989

← 1 →