微处理器设计中提高访存效率的一种方法

被引：5

作者：

马婉良

高德远

张盛兵

机构：

[1] 西北工业大学

来源：

西北工业大学学报 | 1999年 / 03期

关键词：

微处理器; 访存; FIFO; IC;

D O I：

暂无

中图分类号：

TP368.1 [微处理机];

学科分类号：

081201 ;

摘要：

低效率的访存操作是限制微处理器性能提高的一个关键因素。本文提出了一种Ｌｏａｄ／Ｓｔｏｒｅ缓冲模型，分析了这种模型协调微处理器和存储器之间速度差异的作用和提高访存效率的机理，讨论了适合于ＩＣ设计的四种实现方案，并且在微处理器ＮＲＳ４０００的设计中得到应用，取得了良好的效果。

引用

收藏

页码：338 / 343

页数：6

相关论文

共 4 条

[1]

Microprocessor Architecture R I S C, C I S C and D S P(second edition). Heath S. . 1995

[2]

Successful A S I C Design —— The First Tim e Through. Huber J P,Rosneck M W. . 1991

[3]

The 80960 M icroprocessor Architecture. M yers G J,Budde D L. . 1988

[4]

The V H D L Handbook. Coelho D R. . 1989