FPGA设计中时钟设计的探讨

被引：5

作者：

段有为

机构：

[1] 中国电子科技集团公司第研究所

来源：

无线电工程 | 2007年 / 05期

关键词：

FPGA; 时钟设计; 逻辑; 触发器;

D O I：

暂无

中图分类号：

TN79 [数字电路];

学科分类号：

摘要：

在FPGA设计过程中,稳定可靠的时钟是系统稳定可靠的重要条件。探讨了FPGA设计过程中5个不同的时钟设计方案,对这些不同方案的优点、缺点和在设计中需要注意的问题进行了分析,并提出了一些合理建议。有利于FPGA设计人员在较短的时间内掌握FPGA时钟设计技术。

引用

收藏

页码：62 / 64

页数：3

相关论文

共 1 条

[1] 电路仿真业务在FPGA的实现 [J].

李文江 ;

宋合昕 .

无线电通信技术, 2003, (04) :34-35+64