数字IP芯核的多特征比较内建自测试方法(英文)

被引：2

作者：

谢永乐

王玉文

陈光

机构：

[1] 电子科技大学自动化工程学院

来源：

四川大学学报(工程科学版) | 2006年 / 06期

关键词：

IP芯核; 内建自测试; 伪随机测试; 测试响应压缩;

D O I：

10.15961/j.jsuese.2006.06.032

中图分类号：

TN407 [测试和检验];

学科分类号：

080903 ; 1401 ;

摘要：

由于不确知那些不属于IP芯核测试集的测试矢量的无故障响应,造成在伪随机测试下测试者无法获取被测IP芯核的无故障特征,上述事实构成了测试数字IP芯核的挑战之一。基于多特征检验原理,研究了适用于数字IP芯核的内建自测试(B IST)实现方法———MSCB IST。分析了多特征比较的故障混叠概率,并给出了其近似值。通过执行芯片上的多特征检查,显著降低了故障的潜隐性。MSCB IST无需存储多个无故障特征,支持并行的测试和特征检查,可以显著减少功能测试中的测试时间和降低故障混叠的概率。MSCB IST既可以用于确定性测试,也可以用于伪随机测试。

引用

页码：153 / 158

页数：6

共 6 条

[1]

Aliasing probabil-ity for multiple input signature analyzer. Pradhan D K,Gupta S K,Karpovsky MG. IEEE Transac-tion on Computers . 1990

[2]

Bit-fixing in pseudorandom se-quences for scan BIST. Touba N A,McCluskey E J. IEEE ACM International Conference on Computer Aided Design . 2001

[3]

Time and spacecorrelated error in signature analysis. Edirisooriya G,Edirisooriya S,Robinson J P. IEEE 11th Inter-national Conference on VLSI Test Symposium . 1993

[4]

Matrix theory and it’s application:selectedtopics. Pullman N J. . 1976

[5]

Built-in Self Test Based on Multiple On-Chip Signature Checking[J] . Mohammed Fadle Abdulla,C.P. Ravikumar,Anshul Kumar. &nbspJournal of Electronic Testing . 1999 (3)

[6]

Using data compres-sion in automatic test equipment for system-on-chip testing. Karimi F,Navabi Z,Meleis W M,et al. IEEE Transactions on Instrumentation and Measure-ment . 2004

← 1 →