Viterbi译码器的硬件实现

被引：3

作者：

汪晓岩

胡庆生

孙荣久

樊昊

易浩勇

机构：

[1] 国家电力公司南京自动化研究

[2] 中兴公司南京研究所

来源：

微电子学 | 2002年 / 04期

关键词：

电力线通信; 数字通信; Viterbi译码器; FPGA; 专用集成电路;

D O I：

暂无

中图分类号：

TN764 [解码器];

学科分类号：

摘要：

介绍了一种 Viterbi译码器的硬件实现方法。设计的基于硬判决的 Viterbi译码器具有约束长度长 (9)、译码深度深 (6 4 )的特点。为了兼顾硬件资源与电路性能两个方面 ,在设计中使用了 4个 ACS单元 ,并根据 Xilinx Virtex系列 FPGA的结构特点 ,利用 FPGA内部的 Block RAM保存汉明距离和幸存路径 ,提高了译码速度

引用

页码：297 / 301

页数：5

共 6 条

[1]

Lou H-L.Implementing the Viterbi algorithm. IEEE Signal Processing Magazine . 1995

[2]

Lee W-C,Park H-M,Kang K-J,et al.Performance analysis of Viterbi decoder using channel state information in COFDM system. IEEE Transactions on Broadcasting . 1998

[3]

Daneshgaran F.VLSI architectures for parallel implementation of long constraint length Viterbi decoders. . 1992

[4]

Lapidoth.On the probability of symbol error in Viterbi decoders. IEEE Transactions on Communications . 1997

[5]

Page K,Chau P M.Improved architectures for the add-compare-select operation in long constraint length Viterbi decoding. IEEE Journal of Solid State Circuits . 1998

[6]

Kubota S,Kato S,Ishitani T.Novel Viterbi decoder VLSI implementation and its performance. IEEE Transactions on Communications . 1993

← 1 →