数字频率合成器的设计与实现

被引：1

作者：

李萍 ^{[1
]}

王裕如 ^{[1
]}

潘亮 ^{[1
]}

机构：

[1] 大连工业大学信息科学与工程学院

来源：

科技信息 | 2009年 / 35期

关键词：

直接数字频率合成(DDS); FPGA; VHDL;

D O I：

暂无

中图分类号：

TN74 [频率合成技术、频率合成器];

学科分类号：

080902 ;

摘要：

本设计利用FPGA芯片实现直接频率合成器(简称DDS)系统电路的核心部分,采用VHDL硬件描述语言完成对DDS核心电路中各个模块的设计,并设计了与DDS系统相对应的外围硬件电路。这样设计的合成器能够利用8MHz的参考时钟信号合成出频率在0～500KHz的正弦波和余弦波。由于FPGA芯片具有现场可编程的特性,所设计的DDS能够根据不同的要求进行灵活改进,同时具有高集成度、运算速度快、低功耗的特点。

引用

页码：27 / 28

页数：2