SOC用400～800MHz锁相环IP的设计

被引：6

作者：

樊勃

戴宇杰

张小兴

吕英杰

机构：

[1] 南开大学微电子研究所

来源：

微电子学 | 2008年 / 05期

关键词：

时钟产生电路; 锁相环; 压控振荡器;

D O I：

暂无

中图分类号：

TN402 [设计];

学科分类号：

080903 ; 1401 ;

摘要：

设计了一个基于锁相环结构、可应用于SOC设计的时钟产生模块。电路输出频率在400～800MHz,使用SMIC0.18μm CMOS工艺进行流片。芯片核心模块工作电压为1.8V和3.3V。根据Hajimi关于VCO中抖动(jitter)的论述,为了降低输出抖动,采用一种全差动、满振幅结构的振荡器;同时,通过选取合适的偏置电流,实现对环路带宽的温度补偿。流片后测试结果为:输出频率范围400～800MHz,输入频率40～200MHz;在输出频率为800MHz时,功耗小于23mA,周期抖动峰峰值为62.5ps,均方根(rms)值为13.1ps,芯片面积0.6mm2。

引用

页码：743 / 747

页数：5

共 10 条

[1]

A low-jitter PLL clock generator for microprocessors with lock range of 340 ~ 612MHz. Boerstler D W. IEEE Journal of Solid State Circuits . 1999

[2]

Jitter and phase noise in ring oscillators. Hajimiri A,Limotyrakis S,Lee T H. IEEE Journal of Solid State Circuits . 1999

[3]

Charge-pump phase-lock loops. Gardner F M. IEEE Transactions on Communications . 1980

[4]

Predicting the phase noise and jitter of PLL-based frequency synthesizer. KUNDERT K. www.de-signers-guide.com . 2003

[5]

A study of oscillator jitter due to supply and substrate noise. Frank Herzel,Behzad Razavi. IEEE Transactions on Circuits and Systems-II, Analog and Digital Signal Processing . 1999

[6]

A320MHz,1.5mW@1.35V CMOS PLL for micro-processor clock generation. VON KAENEL V,AEBISCHER D,PIGUET C,et al. IEEE Journal of Solid State Circuits . 1996

[7]

A high speed and low power phase frequency detector and charge-pump. LEE W,CHO J D,LEE S D. Proc Asia and South Pacific Des Autom Conf . 1999

[8]

Phasenoise in multigigahertz CMOS ring oscillators. HAJI MIRI A,LI MOTYRAKIS S,LEE T H. Proc Custom Integr Circ Conf . 1998

[9]

Jitter in ring oscillators. McNeill J A. IEEE Journal of Solid State Circuits . 1997

[10]

A general theory of phase noise in electrical oscillators. Hajimiri A,Lee T H. IEEE Journal of Solid State Circuits . 1998

← 1 →