基于VHDL的超前-滞后型数字锁相环设计

锁相环电路作为一种重要的功能电路在通信、导航、控制、仪器仪表等领域得到了广泛的应用。本文运用最大后验概率估值MAP原理,设计了数字锁相环的数学模型,同时根据模型的组成设计了锁相环电路的各组成模块,编写了相应的VHDL程序,运用MAXPLUS Ⅱ软件完成了该电路的逻辑输入,系统编译,功能仿真,同时对设计实现过程中应注意的相关问题也作了具体讨论,对实际应用与设计具有指导作用。