环境与静电对集成电路封装过程的影响附视频

被引：3

作者：

杨恩江

机构：

[1] 天水永红器材厂技术处甘肃天水

来源：

电子与封装 | 2003年 / 01期

关键词：

环境因素; 静电防护; 封装;

D O I：

10.16257/j.cnki.1681-1070.2003.01.010

中图分类号：

TN405 [制造工艺];

学科分类号：

080903 ; 1401 ;

摘要：

本文主要叙述了半导体集成电路在封装过程中,环境因素和静电因素对IC封装方面的影响,同时对封装工艺中提高封装成品率也作了一点探讨。

引用

收藏

页码：43 / 48+59 +59

页数：7

相关论文

共 4 条

[1] 集成电路与超纯水 [J].

沈健 .

洁净与空调技术, 2002, (01) :22-26

[2]

GB 50073-2001. 洁净厂房设计规范[S]. 2001

[3]

SJ/T 10630-1995. 电子元器件制造防静电技术要求[S]. 1995

[4]

空气洁净技术原理[M]. 同济大学出版社 , 许钟麟著, 1998