学术探索
学术期刊
新闻热点
数据分析
智能评审
立即登录
VHDL逻辑综合及FPGA实现
被引:2
作者
:
米良
论文数:
0
引用数:
0
h-index:
0
机构:
国防科技大学ATR重点实验室
米良
常青
论文数:
0
引用数:
0
h-index:
0
机构:
国防科技大学ATR重点实验室
常青
陈辉煌
论文数:
0
引用数:
0
h-index:
0
机构:
国防科技大学ATR重点实验室
陈辉煌
机构
:
[1]
国防科技大学ATR重点实验室
来源
:
微电子学
|
1996年
/ 05期
关键词
:
ICCAD,FPGA,逻辑综合,硬件描述语言;
D O I
:
暂无
中图分类号
:
TN791 [];
学科分类号
:
080902 ;
摘要
:
运用VHDL语言描述了一个12×12位的高速补码阵列乘法器。重点是运用VHDL逻辑综合优化该乘法器,并进行了乘法器的XilinxFPGA实现、功能仿真和时序仿真。经选用XC4005PC-84-4芯片进行验证,证明了其正确性
引用
收藏
页码:13 / 17
页数:5
相关论文
共 1 条
[1]
数字系统设计自动化.[M].刘明业主编;.电子工业出版社.1991,
←
1
→
共 1 条
[1]
数字系统设计自动化.[M].刘明业主编;.电子工业出版社.1991,
←
1
→