未找到相关数据
循环冗余校验码并行算法的研究与实现
被引：10
作者：
姚威
机构：
[1] 华中科技大学工程计算与仿真研究所
来源：
关键词：
CRC串行计算;
CRC并行计算;
Verilog-HDL;
D O I：
暂无
中图分类号：
TN919.3 [数据传输技术];
学科分类号：
0810 ;
081001 ;
摘要：
通过对传统串行CRC(循环冗余校验)电路中各移位寄存器状态的观察与分析,推导出并行算法的逻辑关系式,使用Verilog-hd l语言实现了并行算法并给出了仿真结果,仿真结果表明与串行算法相比并行算法提高了校验速率。
引用
收藏
页码：112 / 114
页数：3
相关论文