一种内置FIFO全双工UART的设计与实现附视频

被引：14

作者：

段素蓉 ^{[1
]}

庄圣贤 ^{[2
]}

机构：

[1] 西南交通大学信息科学与技术学院

[2] 西南交通大学电气工程学院

来源：

通信技术 | 2010年 / 02期

关键词：

通用异步收发器; 先进先出存储器; 高效率;

D O I：

暂无

中图分类号：

TP273 [自动控制、自动控制系统];

学科分类号：

080201 ; 0835 ;

摘要：

针对处理器与UART接口速度不匹配,设计了一种内置先进先出存储器全双工通用异步收发器,提高了处理器和UART接口的效率。该设计包含发送模块、接收模块、波特率发生器模块、数据存储模块和总线接口模块。整个设计基于Quartus II平台,使用VHDL语言编程实现。经软件仿真,验证了该设计的正确性和可行性。

引用

页码：46 / 47+50 +50

页数：3

共 4 条

[1] 基于FPGA的UART IP核的设计实现
赵海登
刘晓文
胡景军
汤晓蕾
[J]. 通信技术, 2009, 42 (05) : 177 - 179+182
[2] A Novel Design of Efficient Multi-channel UART Controller Based on FPGA[J]. HU Zhe*, ZHANG Jun, LUO Xi-ling Department of Electronic Information Engineering, Beijing University of Aeronautics and Astronautics, Beijing 100083, China.Chinese Journal of Aeronautics. 2007(01)
[3] 基于FPGA的异步FIFO设计与实现
熊红兵
陈琦
[J]. 微计算机信息, 2006, (17) : 216 - 218
[4] 数字处理器与通用异步串口通信的实现
韩康榕
陆宏
季晓勇
[J]. 通信技术, 2002, (01) : 55 - 57

← 1 →