基于FPGA的UART IP核设计与实现附视频

被引：11

作者：

董大成

张建东

史国庆

机构：

[1] 西北工业大学电子信息学院

来源：

计算机测量与控制 | 2012年 / 08期

关键词：

通用异步收发器; IP核; FPGA; 硬件描述语言;

D O I：

10.16526/j.cnki.11-4762/tp.2012.08.038

中图分类号：

TN47 [大规模集成电路、超大规模集成电路];

学科分类号：

摘要：

UART控制器是计算机串行通信子系统和电信领域广泛使用的设备;针对工程应用中UART内部FIFO空间不能满足需求的问题,结合UART的特点以及FPGA设计可移植性的优势,提出一种基于FPGA芯片的嵌入式UART IP核设计方法;对于接收和发送通道分别配置有256字节的先进先出堆栈,有效减小了对CPU资源的占用,提高了IP核性能;而且在每帧数据之间增加字间隔,并通过编程设置字间隔长度,可有效解决不同设备间处理数据速度有差异的问题;利用硬件描述语言VHDL来实现设计,并完成了UART的功能和时序仿真,结果显示设计满足要求,具有良好的使用价值。

引用

页码：2251 / 2253

页数：3