在分析e2v公司的CCD47-20 Backthinned NIMO型CCD器件驱动时序关系的基础上结合空间面阵CCD相机电子系统的总体要求,完成了基于FPGA的驱动时序发生器与下位机一体化设计。选用FPGA器件作为硬件设计栽体,使用VHDL语言对一体化的时序与控制通系统进行了硬件描述。针对ALTERA公司的FPGA器件EPlC6Q240C8对设计进行了RTL仿真及配置,完成了一体化系统的硬件电路。硬件实验结果表明,所研制的基于FPGA的一体的时序与控制通信系统不仅可以满足CCD芯片和视频处理的时序要求,还可以与CCD相机上机进行可靠的串行通信,监测和控制相机的工作状态.