数据全并行FFT处理器的设计

被引：7

作者：

谢应科

付博

机构：

[1] 中国科学院计算技术研究所

来源：

计算机研究与发展 | 2004年 / 06期

基金：

国家自然科学基金重大项目;

关键词：

快速傅里叶变换(FFT); FFT处理器;

D O I：

暂无

中图分类号：

TP332 [运算器和控制器（CPU）];

学科分类号：

摘要：

讨论了基 4和混和基算法的FFT处理器设计问题 ,提出的操作数地址映射方法充分利用了FFT算法本身的同址性质 ,能同时提供蝶形运算所需的 4个操作数 ,具有最大的数据并行性按照旋转因子存放规则 ,蝶形运算所需的 3个旋转因子地址相同 ,且寻址方式简单运算部件采用 3个乘法的复数运算算法 ,有效减少了运算部件的大小 ,它既可以作基 4蝶形运算 ,也可以同时进行 2个基 2蝶形运算采用Altera公司的EP2 0 0K4 0 0E ,工作频率达到 89MHz,1 0 2 4点 1 6位复数FFT需要 1 4 1 μs,4 0 96点需要 6 7μs

引用

页码：1022 / 1029

页数：8