基于FPGA的UART IP核设计与实现

被引：7

作者：

何慧珠

秦丽

张会新

机构：

[1] 电子测试技术国家重点实验室

来源：

关键词：

IP核; UART; Verilog HDL; FPGA;

D O I：

暂无

中图分类号：

TN791 [];

学科分类号：

080902 ;

摘要：

本文设计了一种基于FPGA的UART核,该核符合串行通信协议,具有模块化、兼容性和可配置性,适合于SoC应用。设计中使用Verilog HDL硬件描述语言在Xilinx ISE环境下进行设计、仿真,最后在FPGA上嵌入UART IP核实现了电路的异步串行通信功能。

引用

页码：223 / 224+114 +114

页数：3