基于FPGA的FIR升余弦滚降滤波器设计与实现

被引：5

作者：

陈圣俭

郭晶晶

机构：

[1] 华北电力大学研究生院

来源：

通信电源技术 | 2007年 / 02期

关键词：

FPGA; FIR滤波器; QuartusII;

D O I：

10.19399/j.cnki.tpt.2007.02.006

中图分类号：

TN713 [滤波技术、滤波器];

学科分类号：

摘要：

为了降低FIR滤波器对FPGA资源的消耗,同时能够直接验证其滤波性能。文中采用乘法器和加法器共享以及MEALY型状态机的实现方法,以及卷积、插零等算法,来实现FIR升余弦滚降滤波设计,同时给出了在Quartus II环境下的时序仿真结果。实践表明,此方法可以节省大量的FPGA资源,仅仅需要100多个LE逻辑单元,就可以有效解决FIR数字滤波器算法在FPGA设计中资源紧张的问题。

引用

页码：19 / 21

页数：3