共 1 条
[1]
ALTERA可编程逻辑器件及其应用[M]. 清华大学出版社 , 刘宝琴等 编译, 1995
基于VME总线SHARC并行处理系统的设计与实现
被引：7
作者：
王宏伟
高梅国
韩月秋
机构：
[1] 北京理工大学电子工程系!北京
来源：
关键词：
VME总线;
并行处理;
信号完整性分析;
D O I：
10.15918/j.tbit1001-0645.2000.04.019
中图分类号：
TN957.51 [雷达信号检测处理];
学科分类号：
080904 ;
0810 ;
081001 ;
081002 ;
081105 ;
0825 ;
摘要：
研究基于 VME总线 SHARC并行处理系统的设计与实现 .系统采用 SHARC处理器的 L INK口组成网状并行处理结构 ;VME总线接口采用芯片 VIC6 4和 EPLD实现 ;信号互连采用传输线结构 ,用适当的端接技术与合理的布局抑制信号反射和串扰 ,并进行了信号完整性分析和仿真 .单块 SHARC信号处理板具有 9.6× 10 8次 /s浮点运算 ,32 0 MB/s数据传输能力和 VME总线主 /从操作能力 ,并支持中断管理和总线仲裁 ,可组成1.0× 10 10 次 /s浮点运算能力的信号处理系统 .
引用
收藏
页码：480 / 484
页数：5
相关论文