8位RISCMCU Core设计

被引：2

作者：

黄继业

郑立

周伟江

机构：

[1] 杭州电子工业学院电子信息分院

来源：

杭州电子工业学院学报 | 2001年 / 06期

关键词：

超大规模集成电路; 流水线; Verilog综合;

D O I：

10.13954/j.cnki.hdu.2001.06.008

中图分类号：

TN402 [设计];

学科分类号：

摘要：

本文介绍基于RISC体系结构的微控制器IP核 --RISCMCUCore的设计与实现。主要包括指令集分析、指令译码与控制器的设计。RISCMCUCore规则的指令格式缩减了译码单元规模 ;优化设计的时序控制逻辑 ,使取指部件与执行部件同时工作 ,实现了二级流水线 ,达到单周期单指令(程序转移指令例外 )的执行速度。RISCMCUCore用可综合的VerilogHDL描述 ,按设计流程进行各级仿真验证 ,最后在VerilogXL上完成系统级指令测试。

引用

页码：39 / 45

页数：7