IDEA算法的FPGA实现

被引：1

作者：

廖志强

陈运

机构：

[1] 电子科技大学通信与信息工程学院

来源：

成都信息工程学院学报 | 2006年 / 02期

关键词：

IDEA; FPGA; 芯片;

D O I：

暂无

中图分类号：

TN791 [];

学科分类号：

080902 ;

摘要：

设计实现了一种IDEA算法(International Data Encryption Algorithm)加/解密模块。根据IDEA算法的基本原理设计了IDEA密码芯片,并采用了4级流水线结构。对主要影响算法实现效率的模乘运算转换为部分积模加运算。仿真和综合结果表明该模块在17.14MHz的时钟频率下可达到96Mb/sec的加/解密速率。

引用

页码：240 / 243

页数：4