基于IP Core的FIR数字滤波器的FPGA实现

被引：14

作者：

许金生

周春雪

赵从毅

机构：

[1] 安徽工业大学电气信息学院

来源：

安徽工业大学学报(自然科学版) | 2007年 / 03期

关键词：

可编程逻辑门陈列; 有限冲击响应; IP核; 伪信号;

D O I：

暂无

中图分类号：

TN713.7 [];

学科分类号：

摘要：

介绍使用EDA工具及IP Core开发基于FPGA的FIR数字滤波器,采用去伪延迟控制器,截除因滤波器延迟产生的伪信号。使用FDATool工具设计FIR数字滤波器,利用现有的IP Core在FPGA器件上实现滤波器设计,借助ChipScope Pro工具验证实现结果。整个过程方便、快捷;去伪延迟控制器效果明显。

引用

页码：309 / 313+337 +337

页数：6